Staic Timing Analysis

静态时序分析

• 静态时序分析 (Static Timing Analysis, STA)：在不需要输入向量的情况下，通过电路结构和元件参数验证电路时序
• 时序弧 (Timing Arc)：
  • 单元延迟 (Cell Arc): 逻辑门内部输入到输出的延迟。
  • 连线延迟 (Net Arc): 逻辑门之间连线引起的延迟。
• 时序图（Timing Graph）：由引脚（节点）和时序弧（边）构成的有向无环图 (DAG)。

时序约束

• 建立时间 (Setup Time)：在时钟沿之前，数据必须稳定的最短时间。
• 修复方法：
  • 减小数据路径延迟（优化组合逻辑）
  • 增加时钟周期（降低频率）
• 保持时间 (Hold Time)：在时钟沿之后，数据必须稳定的最短时间。
• 修复方法：
  • 增加数据路径延迟（插入缓冲器）
  • 注意：降频无法解决保持时间违例！
• 到达时间（Arrival Time, AT）：信号到达某节点的时间。
• 计算规则：按拓扑顺序遍历，取最大值。
• 要求到达时间 (Required Arrival Time, RAT)：为满足时序约束，信号必须在何时到达该节点。
• 计算规则：反向拓扑遍历，取最小值。
• 松弛度（Slack）：RAT - AT
  • 正松弛度：时序满足
  • 负松弛度：时序违例

Quiz

1. 为什么降低频率不能解决保持时间违例？